Foplp
前言：
FOPLP (Fan-Out Panel-Level Packaging，面板級扇出型封裝) 正處於半導體產業由「技術演進」轉向「範式革命」的核心風暴眼中。FOPLP 的有效生產面積是傳統 12 吋晶圓的 3.5 到 4 倍，且方型基板能大幅減少在封裝圓形晶圓邊緣所造成的晶粒（Die）損失，面積利用率提升至 95% 以上。
FOPLP 的商用化標誌著半導體後段製程已進入「資本與技術密集」的高強度對抗期。我們不再僅僅是在電路上畫線，而是在重新定義電子元件在三維空間中的生存方式。
作者：
製造新觀點
閱讀時間：
27 分鐘
更新日期：
2025 年 12 月 26 日
01
什麼是FOPLP？
FOPLP 為 Fan-Out Panel Level Packaging 縮寫，稱為面板級扇出型封裝，是一種扇出型封裝技術，其關鍵差異在於：不再以圓形晶圓為載體，而是將晶片（Die）直接放置於方形的大面積玻璃或金屬面板上，進行重分布層（RDL）製作。這種做法本質上是將半導體封裝，導入面板產業長期累積的大尺寸製程邏輯，以突破傳統晶圓封裝在面積與效率上的限制。
從結構來看，FOPLP 仍由晶片本體、RDL、電路接點與模封材料構成，但差異在於電路不再侷限於晶片下方，而是向外「扇出」，以支援更多 I/O 腳位與更高的連接密度，特別適合高效能運算與系統級封裝需求。
重分布層 (RDL) 技術：在面板上製作微細線路，將晶片電極延伸至更大區域，支援多晶片互連與高 I/O 設計。
基板載具轉換：採用方形大面積面板，減少圓形晶圓在切割時的邊緣浪費，提高材料利用率。
製程流程設計： 包含晶片放置（Chip-First 或 Chip-Last）、模封（Molding）、重新佈線、植球與切割。
異質整合能力：可在同一面板上整合邏輯晶片、記憶體與被動元件，強化 SiP 的整合密度與系統效能。
FOPLP 代表封裝技術從「點」到「面」的轉型。然而，載體由圓轉方，也帶來新的挑戰，例如熱應力分布不均、翹曲控制與良率穩定度問題。而當封裝尺寸被放大到面板等級，必須透過軟體建模與製程補償演算法，來彌補物理應力與尺寸變異，這將迫使材料、設備與封裝廠重新定義「精度」的意義。若這些問題能被有效解決，FOPLP 將突破傳統封裝受限於晶圓幾何的經驗瓶頸，使系統級封裝設計不再被載體形狀與尺寸所綁住，為高效能運算與異質整合打開更大的設計空間。
晶片先裝與晶片後裝的主要技術流程，我們整理如下：
類別 | 製程順序 | 優點 | 應用趨勢 (AI 補充) |
|---|---|---|---|
Chip First (晶片先裝) | 先放置晶片，再做 RDL 佈線。 | 電性路徑最短、封裝最薄。 | 行動通訊、電源管理晶片。 |
Chip Last (晶片後裝) | 先做 RDL 載板，再貼合晶片。 | 避免 KGD (已知好件) 的浪費。 | 高階處理器、異質整合模組。 |
RDL First (重佈線先做) | 類似玻璃基板工藝，最後封裝。 | 線路密度最高、精度最佳。 | AI 加速器、高效能運算 (HPC)。 |
02
FOPLP 與 FOWLP 的差異
FOPLP 與現行的晶圓級扇出型封裝（Fan-Out Wafer Level Packaging,FOWLP）容易混淆，但兩者的核心差異其實不是技術路線之爭，而是載具平台與成本結構的選擇。FOWLP 以 12 吋晶圓為基礎，製程成熟、線路精細，長期支撐高階行動與運算晶片；FOPLP 則改用方形面板作為載體，目的並非追求極限精度，而是放大單次產出，回應晶片尺寸快速膨脹後的成本壓力。
當 AI GPU 晶片面積逼近 Reticle Limit，單片晶圓能切出的 Die 數量急速下降，FOWLP 的單位成本隨之上升，這正是 FOPLP 被重新評估的產業背景。
我們也將扇出型晶圓級（FOWLP）與面板級（FOPLP）對照，如下：
項目 | 扇出型晶圓級（FOWLP） | 面板級（FOPLP） |
|---|---|---|
載體形狀與尺寸 | 12 吋圓形晶圓 (300mm)。 | 矩形面板 (例如. 600x600mm)。 |
面積利用率 | 約 80% (圓形邊緣浪費)。 | > 95% (矩形排列極致化)。 |
生產產能 (UPH) | 較低（單次處理面積小）。 | 極高（單次處理面積為 3-4 倍）。 |
設備相容性 | 半導體專用設備 (高成本)。 | 結合 PCB 或 LCD 面板設備。 |
生產效率對比：FOPLP 面板的面積利用率可達 95% 以上，明顯高於 FOWLP 約 80% 的水準。
產能放大效應：以單次製程計算，FOPLP 理論上可同時處理的晶片數量可達 FOWLP 的 3 倍以上。
線路解析度（L/S）：FOWLP 已能穩定做到 2 µm 以下；FOPLP 目前多落在 5–10 µm，仍在追趕階段。
設備投資差異：FOPLP 需導入面板級專用設備，與既有晶圓設備的相容性有限，初期資本支出門檻較高。
總而言之，FOWLP 與 FOPLP 的差異不在「誰比較先進」，而在於精度優先與規模優先的取捨。當載體放大為面板等級後，必須在高溫、多層製程中，將翹曲（Warpage）控制拉回接近晶圓級的穩定度，這是一個結構性的物理挑戰，而非單點技術優化即可解決。
未來 FOPLP 能否成為主流，取決於面板級設備是否能持續縮小線路差距，在維持成本優勢的同時，達到足以承載高效能晶片的可靠度水準。一旦這道門檻被跨越，高效能封裝不再只能依賴高成本的 FOWLP，封裝產業的經驗邊界也將隨之被改寫。
03
AI 伺服器與高階 GPU 的需求
AI 運算的核心瓶頸，是資料如何被快速、穩定地搬動。這也是為何 GPU 必須與 HBM 以極短距離整合，才能撐起龐大的頻寬需求。現階段 CoWoS 仍是主流解法，技術成熟、效能表現優異，但產能高度吃緊，已逐漸成為系統擴張的限制因素。
在這個背景下，FOPLP 被視為一條具備現實意義的替代路徑。相較晶圓級載體，FOPLP 提供更大的封裝空間，可同時承載多顆 GPU 核心與多層 HBM，其方形結構也更貼近伺服器機櫃與散熱模組的實際配置需求。這使得 FOPLP 開始進入 NVIDIA、AMD 等 AI 業者的中長期封裝評估清單，成為供應鏈多元化的重要選項。
多晶片整合彈性：FOPLP 的面板級載體有利於多顆晶粒並排，特別適合 Chiplet 架構持續擴張的趨勢。
散熱路徑優化：方形基板有助於建立更均勻的 TIM 介面，降低高功耗 AI 晶片帶來的熱集中問題。
傳輸延遲降低：透過 RDL 直接互連，可減少經由 PCB 轉接所產生的訊號損耗與延遲。
供貨韌性提升：在 CoWoS 產能受限的情況下，FOPLP 提供了另一條高階封裝的可行生產路徑。
AI 是推動 FOPLP 往高階應用前進的最關鍵力量。當 AI 晶片面積持續放大，導致單片晶圓封裝在成本與產能上不再具經濟性時，封裝必然走向面板級。這不只是技術選擇，而是算力成本結構的根本問題。透過 FOPLP，產業有機會突破晶圓尺寸帶來的物理與產能限制，讓 AI 系統的擴展不再被單一封裝技術綁住，為未來算力部署保留更多彈性空間。
04
FOPLP 供應鏈解析
FOPLP 的出現，實質上重塑了一條橫跨材料、設備與代工封測的全新價值鏈。這不再只是先進封裝節點的技術演進，而是一場涉及製造尺度、精度與產業分工的系統性重組。台積電已公開宣布在嘉義等地布局相關技術；三星則結合其面板事業群的既有優勢，加速追趕。在此同時，台灣設備廠（例如. 志聖、萬潤、均豪）因長期橫跨面板與半導體兩個製程體系，成為這波轉型中最直接的受益者。這場競爭的本質，不僅是代工廠之間的角力，更是材料穩定性與設備精度能否同步升級的總體戰。
代工與封測體系：台積電（InFO-PLP）、日月光、三星、力成等業者，正嘗試將既有封裝 know-how 延伸至面板級尺度。
關鍵設備環節：面板級曝光、電鍍、自動光學檢測（AOI）與模封壓合設備，決定良率能否跨越量產門檻。
材料供應鏈：高規格模封樹脂（EMC）、光阻材料，以及玻璃或金屬基板載具，成為可靠度的隱性關鍵。
面板廠角色轉換：群創、友達等面板廠嘗試以舊世代產線切入先進封裝，尋找第二條成長曲線。
整體來看，FOPLP 正引發供應鏈的快速整合與自然淘汰。在面板廠與半導體封測廠的跨界競逐中，決勝點在「大面積量產的製造經驗」和「半導體級精密製程與可靠度管理」之間，這是產業基因差異所造成的結構衝突。
未來，FOPLP 將進入實質的產能驗收期，唯有能同時兼顧「面板產業的高良率思維」與「半導體產業的高可靠度標準」的業者，才有機會跨越轉型的經驗門檻，在全球 AI 先進封裝供應鏈中取得穩定而長期的戰略位置。
05
FOPLP 的翹曲、對位與良率管理
儘管 FOPLP 被視為先進封裝的重要延伸，但從研發驗證走向穩定量產，仍存在明顯的技術斷層。其中最難跨越的關卡，集中在「翹曲（Warpage）」與「對位精度」這兩個關鍵字。面板級封裝的尺寸遠大於晶圓，再加上玻璃、金屬、樹脂等複合材料的熱膨脹係數（CTE）差異，在高溫烘烤與多次製程循環後，基板極容易產生彎曲變形。一旦翹曲超出容許範圍，微米等級的線路對位就會失準，直接影響良率。
在這樣的尺度下，良率不再是統計問題，而是財務風險。只要整體良率下滑 1%，在單一大面板上就可能同時報廢數百顆晶片，成本衝擊遠高於晶圓級製程。
CTE 匹配挑戰：需導入特殊玻璃基板或低應力模封材料，降低熱循環造成的結構形變。
大面積曝光精度：必須開發新世代曝光設備，確保在約 600 mm 等級的範圍內，線寬與對位精度仍能維持一致。
微粉塵控制難度：面板尺寸放大後，任何微小污染都可能影響大片區域，無塵室管理難度呈非線性上升。
檢測系統重構：傳統晶圓 AOI 與量測設備無法直接套用，必須重新設計面板級、全自動化的檢測流程。
良率就是 FOPLP 能否成立的生死線。當材料物理特性本身難以快速改變時，能否透過數位孿生（Digital Twin）提前模擬製程中的形變行為，將製造邏輯轉換，讓問題前移到設計與參數階段。
未來，真正具備競爭力的 FOPLP 產線，將不只是「設備堆疊」，而是結合 AI 與閉環控制的智慧製造系統。透過即時感測、模型預測與參數自動修正，廠商才有機會跳脫傳統 Trial and Error 的試錯模式，跨越良率瓶頸，讓 FOPLP 從示範線走向可長期運作的商業化平台。
06
FOPLP 玻璃基板的興起
在 FOPLP 的技術演進中，基板材料已逐漸成為真正的決戰點。早期多採用不鏽鋼載板或有機塑膠材料，但隨著線寬縮小、晶片功耗提升，玻璃基板（Glass Core / Substrate）正快速浮上檯面。玻璃在平整度、熱穩定性與高頻電氣特性上的優勢，使其成為解決大面積封裝翹曲與訊號完整性的潛在關鍵。Intel 與台積電近期對玻璃基板的高度投入，已釋放出明確訊號：FOPLP 載體正從有機材料走向無機材料。
表面平整度： 玻璃基板可支援更均一的 RDL 製程，有利於線寬持續下修。
高頻電氣特性： 低介電損耗特性，符合 AI 與未來 6G 對高速訊號的需求。
結構穩定性： 相較有機材料，玻璃在多層堆疊下較不易產生長期形變。
光學透明優勢： 便於背面對位、即時檢測與自動化製程追蹤。
雖然材料轉換是 FOPLP跨越良率門檻的底層條件，但問題並未消失，而是轉移。根本的玻璃的易碎性、加工難度與成本曲線等問題，仍會在量產階段產生風險，我們相信，真正的分水嶺將落在 TGV（Through Glass Via）鑽孔能力與表面改質技術。能同時掌握機械強度、製程良率與成本控制的廠商，才有機會讓玻璃基板從「高階選項」變成「可規模化的標準」。屆時，玻璃不再只是封裝載體，而可能成為整合高速訊號、電力與光通訊的新型介面，重新定義先進封裝的物理邊界。
走向玻璃基板時代，我們提供相關洞察：
方向 | 傳統有機基板 (Organic) | 玻璃基板 (Glass Substrate) | 對產業的意義 |
|---|---|---|---|
平整度與剛性易 | 受熱變形。 | 極佳，幾乎不翹曲。 | 支援更大尺寸的晶片整合。 |
訊號傳輸 | 損耗較大，不適合極高頻。 | 低損耗、高頻性能優異。 | 支撐 6G 與光通訊 (CPO)。 |
熱導性 | 一般。 | 可透過玻璃結構設計提升散熱。 | 解決 AI 晶片的高發熱問題。 |
07
面板廠轉型封裝的動機與挑戰
對群創、友達等面板廠而言，FOPLP 不只是新技術，而是關乎生存的轉向。在面板產業成熟、價格高度循環化的背景下，將已折舊完成的 3.5 代、4 代甚至更高世代產線，轉作半導體封裝，是少數能顯著拉高單位產值的選項。理論上，FOPLP 能把「低毛利的面板線」轉化為「高附加價值的封裝產線」，但實務上，這是一場橫跨製程與文化的高風險轉型。
資產活化：既有產線再利用，可壓低 FOPLP 初期資本支出，是面板廠最直接的誘因。
技術重疊性：黃光、蝕刻、薄膜等製程與 RDL 有交集，降低跨入門檻，但仍非等同。
管理文化衝擊： 面板業習慣「大尺寸、高速度」；半導體要求「極高精度、零缺陷」。
客戶信任門檻： 晶片客戶是否願意將昂貴的核心晶片交給傳統面板廠進行最後封裝。
面板廠轉型是「破釜沉舟」的抉擇。真正的關鍵不只在技術本身，而在於能否建立讓客戶信服的品質治理體系，也就是當製程能力逐步補齊後，面板廠要如何讓市場相信，它們能用半導體的標準來管理風險。若面板廠能透過與晶圓代工或封測大廠的深度合作，把製程、品管與責任界線納入既有半導體生態系，就有機會打破「面板業不適合高精密製造」的刻板印象。這不只是產線轉型，而是一次跨產業信任機制的重建，決定了面板廠能否在半導體後段市場站穩位置。
其他更細節的挑戰，如翹曲與偏移，我們整理如下：
核心問題 | 物理成因 (The Cause) | 解決對策 (AI 補充) |
|---|---|---|
大面積翹曲 (Warpage) | 樹脂與面板熱膨脹係數 (CTE) 不同。 | 導入低應力封裝材 (EMC) 與暫時鍵合。 |
晶片位移 (Die Shift) | 模封過程中流體衝擊導致位移。 | AI 視覺動態對位補償技術。 |
良率損失風險 | 面積越大，單一點汙染毀掉的晶片越多。 | 全自動化 OHT 傳輸與極致淨化。 |
線路密度限制 | 面板設備解析度低於晶圓設備。 | 導入數位光學成像 (DI) 技術。 |
08
半導體設備廠的利多與規格變動
FOPLP 所需的設備規格，與既有 FOWLP 幾乎是兩套系統。從載具尺寸、熱場控制到搬運方式，都必須重新設計。設備商需能處理 600mm × 600mm 等級的面板，洗淨、曝光、蝕刻與模封設備皆無既有標準可循。對台灣設備商而言，這是一次從「供應商」轉為「協同開發者」的機會，因為目前市場上並沒有現成的標準設備，所有機台都需要根據代工廠的實驗數據進行高度客製化。
大面積塗布精度：必須在整片面板上維持光阻與電鍍層厚度高度均勻。
搬運系統自動化：面板重量與尺寸放大，傳統晶圓機械手臂已不適用。
整合檢測分析： 導入 AI 檢測，在大數據流中即時識別微小瑕疵。
模封壓機 (Molding)： 開發能提供更大壓力且熱場分佈極度均勻的壓合設備。
設備業正進入 FOPLP 的「規格定義期」。真正的問題不在於能不能做出機台，而在於 能否把良率穩定性一起交付。設備商應該重新審視賣的是設備本體，還是一套可被複製的製程結果。
唯有透過與客戶的深度共研（Co-development），設備商若能將實驗數據、製程經驗與參數調校寫入軟體控制邏輯，就能跳脫一次性買賣的角色，成為 FOPLP 生態中不可替代的技術夥伴。這將是設備產業跨越價格競爭、走向長期價值的關鍵一步。
產業鏈分布與主要玩家如下：
類別 | 代表廠商 | 核心競爭力 | 戰略動向 |
|---|---|---|---|
晶圓代工 (Foundry) | 台積電、三星。 | 極致 RDL 精度與製程整合。 | 佈局 CoWoS-L (面板級版本)。 |
專業封測 (OSAT) | 日月光 (ASE)、力成 (PTI)。 | 豐富的異質整合與成本控制經驗。 | 擴大 600mm 面板產線量產規模。 |
面板廠商 | 群創 (Innolux)、友達 (AUO)。 | 擁有舊世代面板線改造與玻璃基板技術。 | 舊廠轉型，搶佔中低階 AI 晶片市場。 |
09
實現 Chiplet 架構的經濟效益
小晶片（Chiplet） 已成為先進處理器設計的主流做法，核心目的在於把「做不大、做不起」的單一晶片，拆解為多個功能模組以提高良率與彈性。但是當 Chiplet 對晶片間頻寬與延遲的要求極高，互連一旦走回 PCB 或高價中介層，封裝成本立刻放大。FOPLP 的價值，正在於它提供了一個足夠大的封裝平面，讓這些模組能以更低成本、更短距離完成整合。
模組化封裝： 不同製程的晶片（如 3nm 邏輯與 28nm I/O）在面板上無縫對接。
彈性生產： 透過更改 RDL 設計，即可在同一面板平台上產出不同規格的產品。
提升良率韌性： 小晶片本身良率高，配合 FOPLP 的成本優勢，實現高效益產出。
中介層替代性： 在特定應用下，FOPLP 的 RDL 可取代昂貴的矽中介層。
總而言之，FOPLP 更像是 Chiplet 普及化的「放大器」。當系統效能越來越取決於封裝架構，價值核心正從晶片設計本身，轉移到系統級整合能力。透過 FOPLP，IC 設計公司不必再被單一晶粒尺寸與成本曲線綁死，而是能以封裝平台為單位，重組算力、記憶體與 I/O 架構。這種轉變，將使下一代 AI 晶片的競爭焦點，從「誰能做得更小」，轉向「誰能組得更好、量得起」。
10
FOPLP 市場規模預測與產業轉型
FOPLP 正站在從「研發試產」走向「實質商用」的門檻上。當關鍵製程與設備問題逐步被釐清，市場對高效能、可控成本封裝的需求，開始具備放量條件。未來，是否具備面板級封裝能力，將成為封測與先進封裝廠之間的結構性分水嶺；能同時理解面板製造邏輯與半導體可靠度標準的企業，將率先受益。
商用化起點： 預期 2026 年起，部分 AI 伺服器關鍵模組將率先導入 FOPLP。
應用外溢： 除 HPC 外，車用電子與高階能源管理 IC 具備跟進條件。
規格逐步收斂： 市場有機會圍繞少數面板尺寸（如 600mm 級）形成主流標準。
製造效率優勢： 面積利用率提升，有助於降低單位能耗與材料消耗，符合 ESG 導向。
我們相信 2026 年更可能是 FOPLP「開始兌現價值」的一年，而非全面爆發。在需求真正放量之前，產能與製程必須具備彈性擴張與快速複製的能力。這不只是產線數量的問題，而是組織、設備與供應鏈協同的管理韌性考驗。若 FOPLP 能穩定走向規模化生產，它將改變高效能封裝「以尺寸換成本」的既有邏輯，讓算力擴張不再只依賴更昂貴的製程節點，而是來自更有效率的面陣式整合。
分享這篇文章
01
設備兼容性與「資本支出 (CAPEX)」的回收週期？
我們評估 FOPLP 的核心價值在於利用舊世代面板廠設備轉型。但是我們發現，並非所有設備都能無縫接軌，特別是黃光微影與電鍍製程。CAPEX 的回收週期取決於「玻璃基板利用率」。相較於 12 吋晶圓，FOPLP 面積利用率提升 3 倍以上。若良率能在兩年內突破 80%，憑藉單位成本降低 30% 的優勢，回收期預計比傳統先進封裝縮短 12-18 個月。
02
「翹曲控制 (Warpage Control)」對整線稼動率的衝擊？
翹曲是 FOPLP 的致命傷。大面積玻璃或不鏽鋼載板在熱製程中若變形，會導致自動化機械手臂無法抓取或對位失敗，引發頻繁停機（Downtime）。若翹曲控制不當，整線稼動率可能下降 20% 以上。解決之道在於導入即時補償技術與材料熱膨脹係數（CTE）匹配。穩定物理特性是維持產線連續運作、避免產能損耗的前提。
03
如何精算「重構產線」後的面積使用效率？
FOPLP 產線佔地面積較大，精算需考量「每平方米產值 (Output per Square Meter)」。雖然設備體積增加，但單次處理片數與自動化物流系統（AMHS）的整合，能抵銷空間成本。我們建議您重構時應採用「模塊化佈局」，縮短搬運路徑。關鍵指標在於維持相同潔淨度等級下，FOPLP 的晶片年產出總量是否能達到傳統封裝線的 2.5 倍以上。
04
供應鏈的「材料標準化」程度是否足以支撐跨國建廠？
坦白說，目前 FOPLP 材料標準化程度仍處於「戰國時代」。各家大廠對 RDL 材料、封裝樹脂（EMC）的配方各異，這對跨國建廠構成供應鏈中斷風險。在海外擴產前，必須與供應商簽訂「在地供應協議」或建立戰略庫存。若當地缺乏特用化學品生態系，材料進口成本與報關延遲將侵蝕 FOPLP 原有的成本優勢。
05
「數據整合」如何解決複雜封裝帶來的品質追溯難題？
FOPLP 製程長且變數多，傳統的人工抽檢已不適用。必須透過「全製程大數據監控」，為每一片面板建立數位身分證。當後段測試發現失效時，系統需能跨製程回溯至前段的黃光參數或材料批號。這種「閉環品質控制」能將失效分析時間從數天縮短至數小時，是跨國管理中確保各廠區品質一致性的唯一手段。
製造業的朋友們，我們誠摯邀請您一同建立需求，請您提出問題，我們將安排專業的顧問為您解答。
訂閱即表示你同意我們的隱私政策，並同意接收我們的資訊
